24小時(shí)聯(lián)系電話:18217114652、13661815404
中文
行業(yè)資訊
Protel99SE畫簡單PCB快速方法？
1.畫原理圖 New schematic
事先想好電路板要實(shí)現(xiàn)什么功能、實(shí)現(xiàn)這些功能都需要什么器件、規(guī)劃好芯片的管腳分配之后，就可以按規(guī)劃畫原理圖了。但規(guī)劃也只是大概的規(guī)劃，除非想得特別周全和仔細(xì)，否則在畫pcb時(shí)根據(jù)走線的情況都要多多少少修改原理圖中芯片的管腳分配。
2.建立pcb文件 New PCB
新建文件之后，一個(gè)最重要的步驟就是在Keepout Layer中畫出pcb的外框，確立pcb的大小。另外就是畫多層板時(shí)別忘了添加中間層。
3.更新pcb Update PCB
第一次進(jìn)行這個(gè)操作，相當(dāng)于建立原理圖和pcb對應(yīng)關(guān)系，原理圖中的器件和網(wǎng)絡(luò)等等一切跟pcb有關(guān)的東西都會在pcb文件中生成。在執(zhí)行此操作時(shí)會彈出一個(gè)對話框，除了進(jìn)行相應(yīng)的設(shè)置之外，如果原理圖有錯(cuò)誤，對話框中會出現(xiàn)一個(gè)Warnings標(biāo)簽。有時(shí)候原理圖可能是東拼西湊，從其他原理圖中復(fù)制粘貼過來的，這樣難免會出現(xiàn)一些器件重名的現(xiàn)象。如果原理圖中有類似的錯(cuò)誤，那么在Warnings標(biāo)簽中就有相應(yīng)的提示。如果沒有錯(cuò)誤，Warnings標(biāo)簽就不會出現(xiàn)，這時(shí)執(zhí)行操作，就得到了與原理圖完全對應(yīng)的pcb。
4.比對網(wǎng)絡(luò)表 Compare Netlists
在原理圖和pcb中分別生成網(wǎng)絡(luò)表，然后進(jìn)行比對。如果原理圖中一對網(wǎng)絡(luò)標(biāo)號少標(biāo)了一個(gè)，可以在這個(gè)步驟中檢測出。
5.設(shè)置規(guī)則 Rules
其中最重要的是最小線間距的設(shè)置，開始時(shí)可以稍微設(shè)大一些留出余量。如208腳PQFP封裝的FPGA要在最小線間距設(shè)為7時(shí)才不會出現(xiàn)綠色報(bào)警，但又不希望其他走線間距那樣小，那么可以在規(guī)則中設(shè)為9。
6.布線 Route
如果是多層板，自動(dòng)布線就幾乎完全不能用，只能人工。這也就是最辛苦的一個(gè)步驟。一般來說畫4層板的，電源網(wǎng)絡(luò)都比較多，那么在頂層和底層辛勤勞作的同時(shí)，千萬不能忘了電源層。如果模擬地和數(shù)字地有區(qū)分，那么地層也要考慮。在進(jìn)行擺放元件、打孔、走線等操作時(shí)，一定要考慮中間兩層的情況。
在布線過程中，可能會發(fā)現(xiàn)原理圖中設(shè)計(jì)的不合理性，這樣就要修改原理圖。可以先按新設(shè)計(jì)修改pcb，然后Update Schematic，也就是與步驟3相對的反操作。當(dāng)然，也可以直接修改原理圖，再Update PCB，即重復(fù)步驟3。如果修改較多，那么要在改完之后比對網(wǎng)絡(luò)表，即重復(fù)步驟4。另外在布線完成后，也要再比對網(wǎng)絡(luò)表，進(jìn)行最后的檢查。
7.敷銅 Place Polygon Plane
所有層的所有布線完成后，才能進(jìn)入這一步驟。首先是電源層的敷銅，也是這一步驟中最復(fù)雜的一層。根據(jù)不同電源網(wǎng)絡(luò)的走線和孔位等等情況，銅塊的網(wǎng)絡(luò)也不同。而其他3層如沒有特殊需要只要整個(gè)用地覆蓋即可。如果數(shù)字地和模擬地有區(qū)分，那么其他3層也要根據(jù)走線和孔位等等情況區(qū)分，不過相比電源層來說依然簡單。所以一定要在電源層萬無一失之后再敷其他層。
全部完成后，仔細(xì)檢查是否還有飛線存在。如果有，說明有網(wǎng)絡(luò)未完全聯(lián)通。有時(shí)候一些小封裝的電容、電阻的地的焊盤周圍如果沒有打孔，容易被包圍形成孤島。那么就要把銅去掉，然后修改走線或打孔，然后再重復(fù)步驟7，直到飛線完全消失為止。
至此，主體工作已經(jīng)完成。
8.后續(xù)工作
主體工程完工后，還剩下一些繁雜和瑣碎的事情。主要包括：導(dǎo)出pcb交給制版工廠、生成器件清單(Bill Of Material)、打印等等。