24小時(shí)聯(lián)系電話:18217114652、13661815404
中文
行業(yè)資訊
PCB設(shè)計(jì)要點(diǎn)是什么？
一、PCB設(shè)計(jì)要點(diǎn)：1.元件封裝的準(zhǔn)備。 盡量調(diào)用標(biāo)準(zhǔn)封裝庫中的文件; 嚴(yán)密按照所選期間的datasheet上的規(guī)范制作封裝，不能忽略累積誤差； 注意二極管、三極管等極性元件以及一些非對稱元件的引腳定義不能搞錯(cuò). 2.合理布局。 盡量按照參考板的模式進(jìn)行布局； 模塊化布局； 要求模擬電路與數(shù)字電路分開； 輸入模塊和輸出模塊隔離； 去耦電容盡量靠近元件的電源/地； 電源等發(fā)熱單元要考慮散熱，主發(fā)熱元件靠近出風(fēng)口，大體積元件的放置避開風(fēng)路； 元件分布均勻，避免電流過于密集； 板上的跳線或按鍵考慮易操作性； 元器件的排列盡量整齊美觀； 考慮機(jī)械尺寸，不要超過結(jié)構(gòu)所允許的范圍。 3.PCB分層 如果有參考板，按照參考板進(jìn)行分層； 多層板安排：頂層和底層為元件面，第二層為地平面，倒數(shù)第2層為power layer; 在不影響性能的情況下，減少PCB層數(shù)，降低成本。 二、電源考慮 系統(tǒng)電源入口做高頻和低頻濾波處理； 功率較高的器件配備大容量電容去除低頻干擾； 每個(gè)器件配備0.1uF電容過濾高頻干擾； 高頻器件電源管腳和電容之間串連磁珠達(dá)到更好的效果； 去耦電容的引線不能過長，特別是高頻旁路電路不能帶引線。 三、時(shí)鐘考慮 時(shí)鐘電路要盡量靠近芯片； 晶體下方不要走線； 晶體外殼接地，增加抗電磁干擾能力； 頻率大于200MHz的時(shí)鐘信號有地線護(hù)送； 時(shí)鐘線寬大于10mil； 時(shí)鐘輸出端串連22~220歐的阻尼電阻。 四、高速信號 采用手工布線； 高速總線走線盡量等長，并且在靠近數(shù)據(jù)輸出端串聯(lián)22~300歐的阻力電阻； 高速信號遠(yuǎn)離時(shí)鐘芯片和晶體； 高速信號遠(yuǎn)離外部輸入輸出端口，或地線隔離。 五、差分信號 差分信號線要平行等長； 信號之間不能走其他信號線； 信號要求在同一層上。 六、走線規(guī)范 不同層的信號垂直走線； 地線和電源層不要走線，否則要保證平面的完整性； 導(dǎo)線寬度不要突變； 導(dǎo)線變向時(shí)倒角要大于90度； 定位孔周圍0.5mm范圍不要走線。 另外必須要完全通過PCB規(guī)則的DRC檢查。